net.mograsim.logic.ui/src/net/mograsim/logic/ui/modeladapter/componentadapters/AtomicAm2901NANDBasedAdapter.java

   1 package net.mograsim.logic.ui.modeladapter.componentadapters;
   2
   3 import java.util.Map;
   4
   5 import net.mograsim.logic.core.components.gates.AndGate;
   6 import net.mograsim.logic.core.components.gates.NotGate;
   7 import net.mograsim.logic.core.timeline.Timeline;
   8 import net.mograsim.logic.core.wires.Wire;
   9 import net.mograsim.logic.ui.model.components.AtomicAm2901NANDBased;
  10 import net.mograsim.logic.ui.model.wires.Pin;
  11 import net.mograsim.logic.ui.modeladapter.LogicModelParameters;
  12
  13 public class AtomicAm2901NANDBasedAdapter implements ComponentAdapter<AtomicAm2901NANDBased>
  14 {
  15         @Override
  16         public Class<AtomicAm2901NANDBased> getSupportedClass()
  17         {
  18                 return AtomicAm2901NANDBased.class;
  19         }
  20
  21         @Override
  22         public void createAndLinkComponent(Timeline timeline, LogicModelParameters params, AtomicAm2901NANDBased guiComponent,
  23                         Map<Pin, Wire> logicWiresPerPin)
  24         {
  25                 Wire w00 = logicWiresPerPin.get(guiComponent.getPins().get(0));
  26                 Wire w01 = logicWiresPerPin.get(guiComponent.getPins().get(1));
  27                 Wire w02 = logicWiresPerPin.get(guiComponent.getPins().get(2));
  28                 Wire w03 = logicWiresPerPin.get(guiComponent.getPins().get(3));
  29                 Wire w04 = logicWiresPerPin.get(guiComponent.getPins().get(4));
  30                 Wire w05 = logicWiresPerPin.get(guiComponent.getPins().get(5));
  31                 Wire w06 = logicWiresPerPin.get(guiComponent.getPins().get(6));
  32                 Wire w07 = logicWiresPerPin.get(guiComponent.getPins().get(7));
  33                 Wire w08 = logicWiresPerPin.get(guiComponent.getPins().get(8));
  34                 Wire w09 = logicWiresPerPin.get(guiComponent.getPins().get(9));
  35                 Wire w10 = logicWiresPerPin.get(guiComponent.getPins().get(10));
  36                 Wire w11 = logicWiresPerPin.get(guiComponent.getPins().get(11));
  37                 Wire w12 = logicWiresPerPin.get(guiComponent.getPins().get(12));
  38                 Wire w13 = logicWiresPerPin.get(guiComponent.getPins().get(13));
  39                 Wire w14 = logicWiresPerPin.get(guiComponent.getPins().get(14));
  40                 Wire w15 = logicWiresPerPin.get(guiComponent.getPins().get(15));
  41                 Wire w16 = logicWiresPerPin.get(guiComponent.getPins().get(16));
  42                 Wire w17 = logicWiresPerPin.get(guiComponent.getPins().get(17));
  43                 Wire w18 = logicWiresPerPin.get(guiComponent.getPins().get(18));
  44                 Wire w19 = logicWiresPerPin.get(guiComponent.getPins().get(19));
  45                 Wire w20 = logicWiresPerPin.get(guiComponent.getPins().get(20));
  46                 Wire w21 = logicWiresPerPin.get(guiComponent.getPins().get(21));
  47                 Wire w22 = logicWiresPerPin.get(guiComponent.getPins().get(22));
  48                 Wire w23 = logicWiresPerPin.get(guiComponent.getPins().get(23));
  49                 Wire w24 = logicWiresPerPin.get(guiComponent.getPins().get(24));
  50                 Wire w25 = logicWiresPerPin.get(guiComponent.getPins().get(25));
  51                 Wire w26 = logicWiresPerPin.get(guiComponent.getPins().get(26));
  52                 Wire w27 = logicWiresPerPin.get(guiComponent.getPins().get(27));
  53                 Wire w28 = logicWiresPerPin.get(guiComponent.getPins().get(28));
  54                 Wire w29 = logicWiresPerPin.get(guiComponent.getPins().get(29));
  55                 Wire w30 = logicWiresPerPin.get(guiComponent.getPins().get(30));
  56                 Wire w31 = logicWiresPerPin.get(guiComponent.getPins().get(31));
  57                 Wire w32 = logicWiresPerPin.get(guiComponent.getPins().get(32));
  58                 Wire w33 = logicWiresPerPin.get(guiComponent.getPins().get(33));
  59                 Wire w34 = logicWiresPerPin.get(guiComponent.getPins().get(34));
  60                 Wire w35 = logicWiresPerPin.get(guiComponent.getPins().get(35));
  61                 Wire w36 = logicWiresPerPin.get(guiComponent.getPins().get(36));
  62                 Wire w37 = logicWiresPerPin.get(guiComponent.getPins().get(37));
  63                 createAm2901(timeline, params, w00, w01, w02, w03, w04, w05, w06, w07, w08, w09, w10, w11, w12, w13, w14, w15, w16, w17, w18, w19,
  64                                 w20, w21, w22, w23, w24, w25, w26, w27, w28, w29, w30, w31, w32, w33, w34, w35, w36, w37);
  65         }
  66
  67         private static void create_rsLatch(Timeline timeline, LogicModelParameters params, Wire _S, Wire _R, Wire Q, Wire _Q)
  68         {
  69                 createNand(timeline, params, _S, _Q, Q);
  70                 createNand(timeline, params, _R, Q, _Q);
  71         }
  72
  73         private static void createAm2901(Timeline timeline, LogicModelParameters params, Wire I8, Wire I7, Wire I6, Wire I5, Wire I4, Wire I3,
  74                         Wire I2, Wire I1, Wire I0, Wire C, Wire Cn, Wire D1, Wire D2, Wire D3, Wire D4, Wire A0, Wire A1, Wire A2, Wire A3, Wire B0,
  75                         Wire B1, Wire B2, Wire B3, Wire IRAMn, Wire IRAMnplus3, Wire IQn, Wire IQnplus3, Wire Y1, Wire Y2, Wire Y3, Wire Y4, Wire Feq0,
  76                         Wire Cnplus4, Wire OVR, Wire F3_ORAMnplus3, Wire ORAMn, Wire OQn, Wire OQnplus3)
  77         {
  78                 Wire NSH = createWire(timeline, params);
  79                 Wire RSH = createWire(timeline, params);
  80                 Wire RAMWE = createWire(timeline, params);
  81                 Wire YF = createWire(timeline, params);
  82                 Wire LSH = createWire(timeline, params);
  83                 Wire QWE = createWire(timeline, params);
  84                 Wire notC = createWire(timeline, params);
  85                 Wire RAMWEandnotC = createWire(timeline, params);
  86                 Wire ramD1 = createWire(timeline, params);
  87                 Wire ramD2 = createWire(timeline, params);
  88                 Wire ramD3 = createWire(timeline, params);
  89                 Wire ramD4 = createWire(timeline, params);
  90                 Wire ramA1 = createWire(timeline, params);
  91                 Wire ramA2 = createWire(timeline, params);
  92                 Wire ramA3 = createWire(timeline, params);
  93                 Wire ramA4 = createWire(timeline, params);
  94                 Wire ramB1 = createWire(timeline, params);
  95                 Wire ramB2 = createWire(timeline, params);
  96                 Wire ramB3 = createWire(timeline, params);
  97                 Wire ramB4 = createWire(timeline, params);
  98                 Wire Alatch1 = createWire(timeline, params);
  99                 Wire Alatch2 = createWire(timeline, params);
 100                 Wire Alatch3 = createWire(timeline, params);
 101                 Wire Alatch4 = createWire(timeline, params);
 102                 Wire Blatch1 = createWire(timeline, params);
 103                 Wire Blatch2 = createWire(timeline, params);
 104                 Wire Blatch3 = createWire(timeline, params);
 105                 Wire Blatch4 = createWire(timeline, params);
 106                 Wire F0 = ORAMn;
 107                 Wire F1 = createWire(timeline, params);
 108                 Wire F2 = createWire(timeline, params);
 109                 Wire F3_inner = F3_ORAMnplus3;
 110                 Wire Fneq0 = createWire(timeline, params);
 111                 Wire Q1 = OQn;
 112                 Wire Q2 = createWire(timeline, params);
 113                 Wire Q3 = createWire(timeline, params);
 114                 Wire Q4 = OQnplus3;
 115                 Wire qregD1 = createWire(timeline, params);
 116                 Wire qregD2 = createWire(timeline, params);
 117                 Wire qregD3 = createWire(timeline, params);
 118                 Wire qregD4 = createWire(timeline, params);
 119
 120                 createAm2901DestDecode(timeline, params, I8, I7, I6, NSH, RSH, RAMWE, YF, LSH, QWE);
 121                 createSel3_4(timeline, params, LSH, NSH, RSH, IRAMn, F0, F1, F2, F0, F1, F2, F3_inner, F1, F2, F3_inner, IRAMnplus3, ramD1, ramD2,
 122                                 ramD3, ramD4);
 123                 createNand(timeline, params, C, C, notC);
 124                 createAnd(timeline, params, RAMWE, notC, RAMWEandnotC);
 125                 createRam4(timeline, params, A0, A1, A2, A3, B0, B1, B2, B3, RAMWEandnotC, ramD1, ramD2, ramD3, ramD4, ramA1, ramA2, ramA3, ramA4,
 126                                 ramB1, ramB2, ramB3, ramB4);
 127                 createDlatch4(timeline, params, C, ramA1, ramA2, ramA3, ramA4, Alatch1, Alatch2, Alatch3, Alatch4);
 128                 createDlatch4(timeline, params, C, ramB1, ramB2, ramB3, ramB4, Blatch1, Blatch2, Blatch3, Blatch4);
 129                 createSel3_4(timeline, params, LSH, NSH, RSH, IQn, Q1, Q2, Q3, F0, F1, F2, F3_inner, Q2, Q3, Q4, IQnplus3, qregD1, qregD2, qregD3,
 130                                 qregD4);
 131                 createAm2901QReg(timeline, params, C, QWE, qregD1, qregD2, qregD3, qregD4, Q1, Q2, Q3, Q4);
 132                 createAm2901ALUInclSourceDecodeInclFunctionDecode(timeline, params, I5, I4, I3, I2, I1, I0, Cn, D1, D2, D3, D4, Alatch1, Alatch2,
 133                                 Alatch3, Alatch4, Blatch1, Blatch2, Blatch3, Blatch4, Q1, Q2, Q3, Q4, F0, F1, F2, F3_inner, Cnplus4, OVR);
 134                 createMux1_4(timeline, params, YF, Alatch1, Alatch2, Alatch3, Alatch4, F0, F1, F2, F3_inner, Y1, Y2, Y3, Y4);
 135                 createOr4(timeline, params, F0, F1, F2, F3_inner, Fneq0);
 136                 createNand(timeline, params, Fneq0, Fneq0, Feq0);
 137         }
 138
 139         private static void createAm2901ALUFuncDecode(Timeline timeline, LogicModelParameters params, Wire I5_FN, Wire I4_SN, Wire I3_RN,
 140                         Wire CinE, Wire L, Wire SBE)
 141         {
 142                 Wire notI5 = CinE;
 143                 Wire notI4 = createWire(timeline, params);
 144                 Wire w1 = createWire(timeline, params);
 145                 Wire w2 = createWire(timeline, params);
 146                 Wire w3 = createWire(timeline, params);
 147
 148                 createNand(timeline, params, I5_FN, I5_FN, notI5);
 149                 createNand(timeline, params, I4_SN, I4_SN, notI4);
 150                 createNand3(timeline, params, I4_SN, I3_RN, notI5, w1);
 151                 createNand(timeline, params, I5_FN, notI4, w2);
 152                 createNand(timeline, params, I3_RN, I4_SN, w3);
 153                 createNand(timeline, params, w1, w2, L);
 154                 createAnd(timeline, params, w3, notI5, SBE);
 155         }
 156
 157         private static void createAm2901ALUInclDecode(Timeline timeline, LogicModelParameters params, Wire I5, Wire I4, Wire I3, Wire Cn,
 158                         Wire R1, Wire R2, Wire R3, Wire R4, Wire S1, Wire S2, Wire S3, Wire S4, Wire F1, Wire F2, Wire F3, Wire F4, Wire Cnplus4,
 159                         Wire OVR)
 160         {
 161                 Wire CinE = createWire(timeline, params);
 162                 Wire L = createWire(timeline, params);
 163                 Wire SN = I4;
 164                 Wire SBE = createWire(timeline, params);
 165                 Wire FN = I5;
 166                 Wire RN = I3;
 167                 Wire Cnplus1 = createWire(timeline, params);
 168                 Wire Cnplus2 = createWire(timeline, params);
 169                 Wire Cnplus3 = createWire(timeline, params);
 170                 Wire Cnplus4_inner = Cnplus4;
 171
 172                 createAm2901ALUFuncDecode(timeline, params, I5, I4, I3, CinE, L, SBE);
 173                 createAm2901ALUOneBit(timeline, params, Cn, CinE, R1, RN, S1, SN, SBE, FN, L, Cnplus1, F1);
 174                 createAm2901ALUOneBit(timeline, params, Cnplus1, CinE, R2, RN, S2, SN, SBE, FN, L, Cnplus2, F2);
 175                 createAm2901ALUOneBit(timeline, params, Cnplus2, CinE, R3, RN, S3, SN, SBE, FN, L, Cnplus3, F3);
 176                 createAm2901ALUOneBit(timeline, params, Cnplus3, CinE, R4, RN, S4, SN, SBE, FN, L, Cnplus4_inner, F4);
 177                 createXor(timeline, params, Cnplus3, Cnplus4_inner, OVR);
 178         }
 179
 180         private static void createAm2901ALUInclSourceDecodeInclFunctionDecode(Timeline timeline, LogicModelParameters params, Wire I5, Wire I4,
 181                         Wire I3, Wire I2, Wire I1, Wire I0, Wire Cn, Wire D1, Wire D2, Wire D3, Wire D4, Wire A1, Wire A2, Wire A3, Wire A4, Wire B1,
 182                         Wire B2, Wire B3, Wire B4, Wire Q1, Wire Q2, Wire Q3, Wire Q4, Wire F1, Wire F2, Wire F3, Wire F4, Wire Cnplus4, Wire OVR)
 183         {
 184                 Wire SQ = createWire(timeline, params);
 185                 Wire RA = createWire(timeline, params);
 186                 Wire SB = createWire(timeline, params);
 187                 Wire SA = createWire(timeline, params);
 188                 Wire RD = createWire(timeline, params);
 189                 Wire R1 = createWire(timeline, params);
 190                 Wire R2 = createWire(timeline, params);
 191                 Wire R3 = createWire(timeline, params);
 192                 Wire R4 = createWire(timeline, params);
 193                 Wire S1 = createWire(timeline, params);
 194                 Wire S2 = createWire(timeline, params);
 195                 Wire S3 = createWire(timeline, params);
 196                 Wire S4 = createWire(timeline, params);
 197
 198                 createAm2901SourceDecode(timeline, params, I2, I1, I0, SQ, RA, SB, SA, RD);
 199                 createSel2_4(timeline, params, RD, RA, D1, D2, D3, D4, A1, A2, A3, A4, R1, R2, R3, R4);
 200                 createSel3_4(timeline, params, SA, SB, SQ, A1, A2, A3, A4, B1, B2, B3, B4, Q1, Q2, Q3, Q4, S1, S2, S3, S4);
 201                 createAm2901ALUInclDecode(timeline, params, I5, I4, I3, Cn, R1, R2, R3, R4, S1, S2, S3, S4, F1, F2, F3, F4, Cnplus4, OVR);
 202         }
 203
 204         private static void createAm2901ALUOneBit(Timeline timeline, LogicModelParameters params, Wire Cin, Wire CinE, Wire R, Wire RN, Wire S,
 205                         Wire SN, Wire CoutE, Wire FN, Wire L, Wire Cout, Wire F)
 206         {
 207                 Wire Cintemp = createWire(timeline, params);
 208                 Wire Rtemp = createWire(timeline, params);
 209                 Wire Stemp = createWire(timeline, params);
 210                 Wire xor = createWire(timeline, params);
 211                 Wire nand = createWire(timeline, params);
 212                 Wire Couttemp = createWire(timeline, params);
 213                 Wire Ftemp = createWire(timeline, params);
 214
 215                 createAnd(timeline, params, Cin, CinE, Cintemp);
 216                 createXor(timeline, params, R, RN, Rtemp);
 217                 createXor(timeline, params, S, SN, Stemp);
 218                 createFulladder(timeline, params, Cintemp, Rtemp, Stemp, xor, Couttemp);
 219                 createNand(timeline, params, Rtemp, Stemp, nand);
 220                 createAnd(timeline, params, CoutE, Couttemp, Cout);
 221                 createMux1(timeline, params, L, xor, nand, Ftemp);
 222                 createXor(timeline, params, Ftemp, FN, F);
 223         }
 224
 225         private static void createAm2901DestDecode(Timeline timeline, LogicModelParameters params, Wire I8, Wire I7, Wire I6, Wire NSH,
 226                         Wire RSH, Wire RAMWE, Wire YF, Wire LSH, Wire QWE)
 227         {
 228                 Wire notI8 = NSH;
 229                 Wire notI7 = createWire(timeline, params);
 230                 Wire notI6 = createWire(timeline, params);
 231                 Wire I8nandI7 = createWire(timeline, params);
 232                 Wire w1 = createWire(timeline, params);
 233                 Wire w2 = createWire(timeline, params);
 234                 Wire w3 = createWire(timeline, params);
 235                 Wire w4 = createWire(timeline, params);
 236
 237                 createNand(timeline, params, I8, I8, notI8);
 238                 createNand(timeline, params, I7, I7, notI7);
 239                 createNand(timeline, params, I6, I6, notI6);
 240                 createNand(timeline, params, I8, I7, I8nandI7);
 241                 createNand(timeline, params, I8, notI7, w1);
 242                 createNand(timeline, params, notI8, notI7, RAMWE);
 243                 createNand(timeline, params, notI8, I7, w2);
 244                 createNand(timeline, params, I8nandI7, I8nandI7, LSH);
 245                 createNand(timeline, params, w1, w1, RSH);
 246                 createNand(timeline, params, w2, w2, w3);
 247                 createNand(timeline, params, w2, notI6, w4);
 248                 createNand(timeline, params, w3, notI6, YF);
 249                 createNand(timeline, params, w4, w4, QWE);
 250         }
 251
 252         private static void createAm2901QReg(Timeline timeline, LogicModelParameters params, Wire C, Wire WE, Wire D1, Wire D2, Wire D3,
 253                         Wire D4, Wire Q1, Wire Q2, Wire Q3, Wire Q4)
 254         {
 255                 Wire CandWE = createWire(timeline, params);
 256                 Wire nc1 = createWire(timeline, params);
 257                 Wire nc2 = createWire(timeline, params);
 258                 Wire nc3 = createWire(timeline, params);
 259                 Wire nc4 = createWire(timeline, params);
 260
 261                 createAnd(timeline, params, C, WE, CandWE);
 262                 createDff(timeline, params, CandWE, D1, Q1, nc1);
 263                 createDff(timeline, params, CandWE, D2, Q2, nc2);
 264                 createDff(timeline, params, CandWE, D3, Q3, nc3);
 265                 createDff(timeline, params, CandWE, D4, Q4, nc4);
 266         }
 267
 268         private static void createAm2901SourceDecode(Timeline timeline, LogicModelParameters params, Wire I2, Wire I1, Wire I0, Wire SQ,
 269                         Wire RA, Wire SB, Wire SA, Wire RD)
 270         {
 271                 Wire notI2 = createWire(timeline, params);
 272                 Wire notI1 = createWire(timeline, params);
 273                 Wire notI0 = createWire(timeline, params);
 274                 Wire w1 = createWire(timeline, params);
 275                 Wire w2 = createWire(timeline, params);
 276                 Wire w3 = createWire(timeline, params);
 277                 Wire w4 = createWire(timeline, params);
 278                 Wire w5 = createWire(timeline, params);
 279                 Wire w6 = createWire(timeline, params);
 280                 Wire w7 = createWire(timeline, params);
 281
 282                 createNand(timeline, params, I2, I2, notI2);
 283                 createNand(timeline, params, I1, I1, notI1);
 284                 createNand(timeline, params, I0, I0, notI0);
 285                 createNand(timeline, params, I2, notI1, w1);
 286                 createNand(timeline, params, notI2, notI1, w2);
 287                 createNand(timeline, params, notI2, I0, w3);
 288                 createNand(timeline, params, notI1, I2, w4);
 289                 createNand(timeline, params, notI1, notI0, w5);
 290                 createNand(timeline, params, notI0, w1, w6);
 291                 createNand(timeline, params, w2, w2, RA);
 292                 createNand(timeline, params, w3, w3, SB);
 293                 createNand(timeline, params, w4, w4, SA);
 294                 createNand(timeline, params, w5, I2, w7);
 295                 createNand(timeline, params, w6, w6, SQ);
 296                 createNand(timeline, params, w7, w7, RD);
 297         }
 298
 299         private static void createAnd(Timeline timeline, LogicModelParameters params, Wire A, Wire B, Wire Y)
 300         {
 301                 Wire AnandB = createWire(timeline, params);
 302
 303                 createNand(timeline, params, A, B, AnandB);
 304                 createNand(timeline, params, AnandB, AnandB, Y);
 305         }
 306
 307         private static void createAnd41(Timeline timeline, LogicModelParameters params, Wire A1, Wire A2, Wire A3, Wire A4, Wire B, Wire Y1,
 308                         Wire Y2, Wire Y3, Wire Y4)
 309         {
 310                 createAnd(timeline, params, A1, B, Y1);
 311                 createAnd(timeline, params, A2, B, Y2);
 312                 createAnd(timeline, params, A3, B, Y3);
 313                 createAnd(timeline, params, A4, B, Y4);
 314         }
 315
 316         private static void createAndor414(Timeline timeline, LogicModelParameters params, Wire C1, Wire C2, Wire C3, Wire C4, Wire A1, Wire A2,
 317                         Wire A3, Wire A4, Wire B, Wire Y1, Wire Y2, Wire Y3, Wire Y4)
 318         {
 319                 Wire A1andB = createWire(timeline, params);
 320                 Wire A2andB = createWire(timeline, params);
 321                 Wire A3andB = createWire(timeline, params);
 322                 Wire A4andB = createWire(timeline, params);
 323
 324                 createAnd41(timeline, params, A1, A2, A3, A4, B, A1andB, A2andB, A3andB, A4andB);
 325                 createOr_4(timeline, params, C1, C2, C3, C4, A1andB, A2andB, A3andB, A4andB, Y1, Y2, Y3, Y4);
 326         }
 327
 328         private static void createDemux2(Timeline timeline, LogicModelParameters params, Wire S0, Wire S1, Wire Y00, Wire Y01, Wire Y10,
 329                         Wire Y11)
 330         {
 331                 Wire notS0 = createWire(timeline, params);
 332                 Wire notS1 = createWire(timeline, params);
 333
 334                 createNand(timeline, params, S0, S0, notS0);
 335                 createNand(timeline, params, S1, S1, notS1);
 336                 createAnd(timeline, params, notS0, notS1, Y00);
 337                 createAnd(timeline, params, S0, notS1, Y01);
 338                 createAnd(timeline, params, notS0, S1, Y10);
 339                 createAnd(timeline, params, S0, S1, Y11);
 340         }
 341
 342         private static void createDff(Timeline timeline, LogicModelParameters params, Wire C, Wire D, Wire Q, Wire _Q)
 343         {
 344                 Wire w1 = createWire(timeline, params);
 345                 Wire w2 = createWire(timeline, params);
 346                 Wire w3 = createWire(timeline, params);
 347                 Wire nc = createWire(timeline, params);
 348
 349                 create_rsLatch(timeline, params, w3, C, nc, w1);
 350                 createNand3(timeline, params, w1, C, w3, w2);
 351                 createNand(timeline, params, w2, D, w3);
 352                 create_rsLatch(timeline, params, w1, w2, Q, _Q);
 353         }
 354
 355         private static void createDlatch(Timeline timeline, LogicModelParameters params, Wire D, Wire E, Wire Q, Wire _Q)
 356         {
 357                 Wire DnandE = createWire(timeline, params);
 358                 Wire w1 = createWire(timeline, params);
 359
 360                 createNand(timeline, params, D, E, DnandE);
 361                 createNand(timeline, params, DnandE, E, w1);
 362                 create_rsLatch(timeline, params, DnandE, w1, Q, _Q);
 363         }
 364
 365         private static void createDlatch4(Timeline timeline, LogicModelParameters params, Wire C, Wire D1, Wire D2, Wire D3, Wire D4, Wire Q1,
 366                         Wire Q2, Wire Q3, Wire Q4)
 367         {
 368                 Wire nc1 = createWire(timeline, params);
 369                 Wire nc2 = createWire(timeline, params);
 370                 Wire nc3 = createWire(timeline, params);
 371                 Wire nc4 = createWire(timeline, params);
 372
 373                 createDlatch(timeline, params, D1, C, Q1, nc1);
 374                 createDlatch(timeline, params, D2, C, Q2, nc2);
 375                 createDlatch(timeline, params, D3, C, Q3, nc3);
 376                 createDlatch(timeline, params, D4, C, Q4, nc4);
 377         }
 378
 379         private static void createFulladder(Timeline timeline, LogicModelParameters params, Wire A, Wire B, Wire C, Wire Y, Wire Z)
 380         {
 381                 Wire BxorC = createWire(timeline, params);
 382                 Wire BnandC = createWire(timeline, params);
 383                 Wire w1 = createWire(timeline, params);
 384
 385                 createHalfadder(timeline, params, B, C, BxorC, BnandC);
 386                 createHalfadder(timeline, params, A, BxorC, Y, w1);
 387                 createNand(timeline, params, w1, BnandC, Z);
 388         }
 389
 390         private static void createHalfadder(Timeline timeline, LogicModelParameters params, Wire A, Wire B, Wire Y, Wire _Z)
 391         {
 392                 Wire AnandB = _Z;
 393                 Wire w1 = createWire(timeline, params);
 394                 Wire w2 = createWire(timeline, params);
 395
 396                 createNand(timeline, params, A, B, AnandB);
 397                 createNand(timeline, params, A, AnandB, w1);
 398                 createNand(timeline, params, B, AnandB, w2);
 399                 createNand(timeline, params, w1, w2, Y);
 400         }
 401
 402         private static void createMux1(Timeline timeline, LogicModelParameters params, Wire S0, Wire I0, Wire I1, Wire Y)
 403         {
 404                 Wire notS0 = createWire(timeline, params);
 405                 Wire I0temp = createWire(timeline, params);
 406                 Wire I1temp = createWire(timeline, params);
 407
 408                 createNand(timeline, params, S0, S0, notS0);
 409                 createNand(timeline, params, notS0, I0, I0temp);
 410                 createNand(timeline, params, S0, I1, I1temp);
 411                 createNand(timeline, params, I0temp, I1temp, Y);
 412         }
 413
 414         private static void createMux1_4(Timeline timeline, LogicModelParameters params, Wire S0, Wire I0_0, Wire I0_1, Wire I0_2, Wire I0_3,
 415                         Wire I1_0, Wire I1_1, Wire I1_2, Wire I1_3, Wire Y1, Wire Y2, Wire Y3, Wire Y4)
 416         {
 417                 createMux1(timeline, params, S0, I0_0, I1_0, Y1);
 418                 createMux1(timeline, params, S0, I0_1, I1_1, Y2);
 419                 createMux1(timeline, params, S0, I0_2, I1_2, Y3);
 420                 createMux1(timeline, params, S0, I0_3, I1_3, Y4);
 421         }
 422
 423         private static void createNand3(Timeline timeline, LogicModelParameters params, Wire A, Wire B, Wire C, Wire Y)
 424         {
 425                 Wire AnandB = createWire(timeline, params);
 426                 Wire AandB = createWire(timeline, params);
 427
 428                 createNand(timeline, params, A, B, AnandB);
 429                 createNand(timeline, params, AnandB, AnandB, AandB);
 430                 createNand(timeline, params, AandB, C, Y);
 431         }
 432
 433         private static void createNot4(Timeline timeline, LogicModelParameters params, Wire A1, Wire A2, Wire A3, Wire A4, Wire Y1, Wire Y2,
 434                         Wire Y3, Wire Y4)
 435         {
 436                 createNand(timeline, params, A1, A1, Y1);
 437                 createNand(timeline, params, A2, A2, Y2);
 438                 createNand(timeline, params, A3, A3, Y3);
 439                 createNand(timeline, params, A4, A4, Y4);
 440         }
 441
 442         private static void createOr_4(Timeline timeline, LogicModelParameters params, Wire A1, Wire A2, Wire A3, Wire A4, Wire B1, Wire B2,
 443                         Wire B3, Wire B4, Wire Y1, Wire Y2, Wire Y3, Wire Y4)
 444         {
 445                 Wire notA1 = createWire(timeline, params);
 446                 Wire notA2 = createWire(timeline, params);
 447                 Wire notA3 = createWire(timeline, params);
 448                 Wire notA4 = createWire(timeline, params);
 449                 Wire notB1 = createWire(timeline, params);
 450                 Wire notB2 = createWire(timeline, params);
 451                 Wire notB3 = createWire(timeline, params);
 452                 Wire notB4 = createWire(timeline, params);
 453
 454                 createNand(timeline, params, A1, A1, notA1);
 455                 createNand(timeline, params, A2, A2, notA2);
 456                 createNand(timeline, params, A3, A3, notA3);
 457                 createNand(timeline, params, A4, A4, notA4);
 458                 createNand(timeline, params, B1, B1, notB1);
 459                 createNand(timeline, params, B2, B2, notB2);
 460                 createNand(timeline, params, B3, B3, notB3);
 461                 createNand(timeline, params, B4, B4, notB4);
 462
 463                 createNand(timeline, params, notA1, notB1, Y1);
 464                 createNand(timeline, params, notA2, notB2, Y2);
 465                 createNand(timeline, params, notA3, notB3, Y3);
 466                 createNand(timeline, params, notA4, notB4, Y4);
 467         }
 468
 469         private static void createOr4(Timeline timeline, LogicModelParameters params, Wire A1, Wire A2, Wire A3, Wire A4, Wire Y)
 470         {
 471                 Wire notA1 = createWire(timeline, params);
 472                 Wire notA2 = createWire(timeline, params);
 473                 Wire notA3 = createWire(timeline, params);
 474                 Wire notA4 = createWire(timeline, params);
 475                 Wire A1orA2 = createWire(timeline, params);
 476                 Wire A3orA4 = createWire(timeline, params);
 477                 Wire A1norA2 = createWire(timeline, params);
 478                 Wire A3norA4 = createWire(timeline, params);
 479
 480                 createNand(timeline, params, A1, A1, notA1);
 481                 createNand(timeline, params, A2, A2, notA2);
 482                 createNand(timeline, params, A3, A3, notA3);
 483                 createNand(timeline, params, A4, A4, notA4);
 484                 createNand(timeline, params, notA1, notA2, A1orA2);
 485                 createNand(timeline, params, notA3, notA4, A3orA4);
 486                 createNand(timeline, params, A1orA2, A1orA2, A1norA2);
 487                 createNand(timeline, params, A3orA4, A3orA4, A3norA4);
 488                 createNand(timeline, params, A1norA2, A3norA4, Y);
 489         }
 490
 491         private static void createRam2(Timeline timeline, LogicModelParameters params, Wire A0, Wire A1, Wire B0, Wire B1, Wire WE, Wire D1,
 492                         Wire D2, Wire D3, Wire D4, Wire QA1, Wire QA2, Wire QA3, Wire QA4, Wire QB1, Wire QB2, Wire QB3, Wire QB4)
 493         {
 494                 Wire A00 = createWire(timeline, params);
 495                 Wire A01 = createWire(timeline, params);
 496                 Wire A10 = createWire(timeline, params);
 497                 Wire A11 = createWire(timeline, params);
 498                 Wire B00 = createWire(timeline, params);
 499                 Wire B01 = createWire(timeline, params);
 500                 Wire B10 = createWire(timeline, params);
 501                 Wire B11 = createWire(timeline, params);
 502                 Wire B00andWE = createWire(timeline, params);
 503                 Wire B01andWE = createWire(timeline, params);
 504                 Wire B10andWE = createWire(timeline, params);
 505                 Wire B11andWE = createWire(timeline, params);
 506                 Wire Q001 = createWire(timeline, params);
 507                 Wire Q002 = createWire(timeline, params);
 508                 Wire Q003 = createWire(timeline, params);
 509                 Wire Q004 = createWire(timeline, params);
 510                 Wire Q011 = createWire(timeline, params);
 511                 Wire Q012 = createWire(timeline, params);
 512                 Wire Q013 = createWire(timeline, params);
 513                 Wire Q014 = createWire(timeline, params);
 514                 Wire Q101 = createWire(timeline, params);
 515                 Wire Q102 = createWire(timeline, params);
 516                 Wire Q103 = createWire(timeline, params);
 517                 Wire Q104 = createWire(timeline, params);
 518                 Wire Q111 = createWire(timeline, params);
 519                 Wire Q112 = createWire(timeline, params);
 520                 Wire Q113 = createWire(timeline, params);
 521                 Wire Q114 = createWire(timeline, params);
 522                 Wire QAtempto001 = createWire(timeline, params);
 523                 Wire QAtempto002 = createWire(timeline, params);
 524                 Wire QAtempto003 = createWire(timeline, params);
 525                 Wire QAtempto004 = createWire(timeline, params);
 526                 Wire QAtempto011 = createWire(timeline, params);
 527                 Wire QAtempto012 = createWire(timeline, params);
 528                 Wire QAtempto013 = createWire(timeline, params);
 529                 Wire QAtempto014 = createWire(timeline, params);
 530                 Wire QAtempto101 = createWire(timeline, params);
 531                 Wire QAtempto102 = createWire(timeline, params);
 532                 Wire QAtempto103 = createWire(timeline, params);
 533                 Wire QAtempto104 = createWire(timeline, params);
 534                 Wire QBtempto001 = createWire(timeline, params);
 535                 Wire QBtempto002 = createWire(timeline, params);
 536                 Wire QBtempto003 = createWire(timeline, params);
 537                 Wire QBtempto004 = createWire(timeline, params);
 538                 Wire QBtempto011 = createWire(timeline, params);
 539                 Wire QBtempto012 = createWire(timeline, params);
 540                 Wire QBtempto013 = createWire(timeline, params);
 541                 Wire QBtempto014 = createWire(timeline, params);
 542                 Wire QBtempto101 = createWire(timeline, params);
 543                 Wire QBtempto102 = createWire(timeline, params);
 544                 Wire QBtempto103 = createWire(timeline, params);
 545                 Wire QBtempto104 = createWire(timeline, params);
 546
 547                 createDemux2(timeline, params, A0, A1, A00, A01, A10, A11);
 548                 createDemux2(timeline, params, B0, B1, B00, B01, B10, B11);
 549                 createAnd41(timeline, params, B00, B01, B10, B11, WE, B00andWE, B01andWE, B10andWE, B11andWE);
 550                 createDlatch4(timeline, params, B00andWE, D1, D2, D3, D4, Q001, Q011, Q101, Q111);
 551                 createDlatch4(timeline, params, B01andWE, D1, D2, D3, D4, Q002, Q012, Q102, Q112);
 552                 createDlatch4(timeline, params, B10andWE, D1, D2, D3, D4, Q003, Q013, Q103, Q113);
 553                 createDlatch4(timeline, params, B11andWE, D1, D2, D3, D4, Q004, Q014, Q104, Q114);
 554                 createAnd41(timeline, params, Q001, Q002, Q003, Q004, A00, QAtempto001, QAtempto002, QAtempto003, QAtempto004);
 555                 createAndor414(timeline, params, QAtempto001, QAtempto002, QAtempto003, QAtempto004, Q011, Q012, Q013, Q014, A01, QAtempto011,
 556                                 QAtempto012, QAtempto013, QAtempto014);
 557                 createAndor414(timeline, params, QAtempto011, QAtempto012, QAtempto013, QAtempto014, Q101, Q102, Q103, Q104, A10, QAtempto101,
 558                                 QAtempto102, QAtempto103, QAtempto104);
 559                 createAndor414(timeline, params, QAtempto101, QAtempto102, QAtempto103, QAtempto104, Q111, Q112, Q113, Q114, A11, QA1, QA2, QA3,
 560                                 QA4);
 561                 createAnd41(timeline, params, Q001, Q002, Q003, Q004, B00, QBtempto001, QBtempto002, QBtempto003, QBtempto004);
 562                 createAndor414(timeline, params, QBtempto001, QBtempto002, QBtempto003, QBtempto004, Q011, Q012, Q013, Q014, B01, QBtempto011,
 563                                 QBtempto012, QBtempto013, QBtempto014);
 564                 createAndor414(timeline, params, QBtempto011, QBtempto012, QBtempto013, QBtempto014, Q101, Q102, Q103, Q104, B10, QBtempto101,
 565                                 QBtempto102, QBtempto103, QBtempto104);
 566                 createAndor414(timeline, params, QBtempto101, QBtempto102, QBtempto103, QBtempto104, Q111, Q112, Q113, Q114, B11, QB1, QB2, QB3,
 567                                 QB4);
 568         }
 569
 570         private static void createRam4(Timeline timeline, LogicModelParameters params, Wire A0, Wire A1, Wire A2, Wire A3, Wire B0, Wire B1,
 571                         Wire B2, Wire B3, Wire WE, Wire D1, Wire D2, Wire D3, Wire D4, Wire QA1, Wire QA2, Wire QA3, Wire QA4, Wire QB1, Wire QB2,
 572                         Wire QB3, Wire QB4)
 573         {
 574                 Wire A00 = createWire(timeline, params);
 575                 Wire A01 = createWire(timeline, params);
 576                 Wire A10 = createWire(timeline, params);
 577                 Wire A11 = createWire(timeline, params);
 578                 Wire B00 = createWire(timeline, params);
 579                 Wire B01 = createWire(timeline, params);
 580                 Wire B10 = createWire(timeline, params);
 581                 Wire B11 = createWire(timeline, params);
 582                 Wire B00andWE = createWire(timeline, params);
 583                 Wire B01andWE = createWire(timeline, params);
 584                 Wire B10andWE = createWire(timeline, params);
 585                 Wire B11andWE = createWire(timeline, params);
 586                 Wire QA001 = createWire(timeline, params);
 587                 Wire QA002 = createWire(timeline, params);
 588                 Wire QA003 = createWire(timeline, params);
 589                 Wire QA004 = createWire(timeline, params);
 590                 Wire QA011 = createWire(timeline, params);
 591                 Wire QA012 = createWire(timeline, params);
 592                 Wire QA013 = createWire(timeline, params);
 593                 Wire QA014 = createWire(timeline, params);
 594                 Wire QA101 = createWire(timeline, params);
 595                 Wire QA102 = createWire(timeline, params);
 596                 Wire QA103 = createWire(timeline, params);
 597                 Wire QA104 = createWire(timeline, params);
 598                 Wire QA111 = createWire(timeline, params);
 599                 Wire QA112 = createWire(timeline, params);
 600                 Wire QA113 = createWire(timeline, params);
 601                 Wire QA114 = createWire(timeline, params);
 602                 Wire QB001 = createWire(timeline, params);
 603                 Wire QB002 = createWire(timeline, params);
 604                 Wire QB003 = createWire(timeline, params);
 605                 Wire QB004 = createWire(timeline, params);
 606                 Wire QB011 = createWire(timeline, params);
 607                 Wire QB012 = createWire(timeline, params);
 608                 Wire QB013 = createWire(timeline, params);
 609                 Wire QB014 = createWire(timeline, params);
 610                 Wire QB101 = createWire(timeline, params);
 611                 Wire QB102 = createWire(timeline, params);
 612                 Wire QB103 = createWire(timeline, params);
 613                 Wire QB104 = createWire(timeline, params);
 614                 Wire QB111 = createWire(timeline, params);
 615                 Wire QB112 = createWire(timeline, params);
 616                 Wire QB113 = createWire(timeline, params);
 617                 Wire QB114 = createWire(timeline, params);
 618                 Wire QAtempto001 = createWire(timeline, params);
 619                 Wire QAtempto002 = createWire(timeline, params);
 620                 Wire QAtempto003 = createWire(timeline, params);
 621                 Wire QAtempto004 = createWire(timeline, params);
 622                 Wire QAtempto011 = createWire(timeline, params);
 623                 Wire QAtempto012 = createWire(timeline, params);
 624                 Wire QAtempto013 = createWire(timeline, params);
 625                 Wire QAtempto014 = createWire(timeline, params);
 626                 Wire QAtempto101 = createWire(timeline, params);
 627                 Wire QAtempto102 = createWire(timeline, params);
 628                 Wire QAtempto103 = createWire(timeline, params);
 629                 Wire QAtempto104 = createWire(timeline, params);
 630                 Wire QBtempto001 = createWire(timeline, params);
 631                 Wire QBtempto002 = createWire(timeline, params);
 632                 Wire QBtempto003 = createWire(timeline, params);
 633                 Wire QBtempto004 = createWire(timeline, params);
 634                 Wire QBtempto011 = createWire(timeline, params);
 635                 Wire QBtempto012 = createWire(timeline, params);
 636                 Wire QBtempto013 = createWire(timeline, params);
 637                 Wire QBtempto014 = createWire(timeline, params);
 638                 Wire QBtempto101 = createWire(timeline, params);
 639                 Wire QBtempto102 = createWire(timeline, params);
 640                 Wire QBtempto103 = createWire(timeline, params);
 641                 Wire QBtempto104 = createWire(timeline, params);
 642
 643                 createDemux2(timeline, params, A0, A1, A00, A01, A10, A11);
 644                 createDemux2(timeline, params, B0, B1, B00, B01, B10, B11);
 645                 createAnd41(timeline, params, B00, B01, B10, B11, WE, B00andWE, B01andWE, B10andWE, B11andWE);
 646                 createRam2(timeline, params, A2, A3, B2, B3, B00andWE, D1, D2, D3, D4, QA001, QA011, QA101, QA111, QB001, QB011, QB101, QB111);
 647                 createRam2(timeline, params, A2, A3, B2, B3, B01andWE, D1, D2, D3, D4, QA002, QA012, QA102, QA112, QB002, QB012, QB102, QB112);
 648                 createRam2(timeline, params, A2, A3, B2, B3, B10andWE, D1, D2, D3, D4, QA003, QA013, QA103, QA113, QB003, QB013, QB103, QB113);
 649                 createRam2(timeline, params, A2, A3, B2, B3, B11andWE, D1, D2, D3, D4, QA004, QA014, QA104, QA114, QB004, QB014, QB104, QB114);
 650                 createAnd41(timeline, params, QA001, QA002, QA003, QA004, A00, QAtempto001, QAtempto002, QAtempto003, QAtempto004);
 651                 createAndor414(timeline, params, QAtempto001, QAtempto002, QAtempto003, QAtempto004, QA011, QA012, QA013, QA014, A01, QAtempto011,
 652                                 QAtempto012, QAtempto013, QAtempto014);
 653                 createAndor414(timeline, params, QAtempto011, QAtempto012, QAtempto013, QAtempto014, QA101, QA102, QA103, QA104, A10, QAtempto101,
 654                                 QAtempto102, QAtempto103, QAtempto104);
 655                 createAndor414(timeline, params, QAtempto101, QAtempto102, QAtempto103, QAtempto104, QA111, QA112, QA113, QA114, A11, QA1, QA2, QA3,
 656                                 QA4);
 657                 createAnd41(timeline, params, QB001, QB002, QB003, QB004, B00, QBtempto001, QBtempto002, QBtempto003, QBtempto004);
 658                 createAndor414(timeline, params, QBtempto001, QBtempto002, QBtempto003, QBtempto004, QB011, QB012, QB013, QB014, B01, QBtempto011,
 659                                 QBtempto012, QBtempto013, QBtempto014);
 660                 createAndor414(timeline, params, QBtempto011, QBtempto012, QBtempto013, QBtempto014, QB101, QB102, QB103, QB104, B10, QBtempto101,
 661                                 QBtempto102, QBtempto103, QBtempto104);
 662                 createAndor414(timeline, params, QBtempto101, QBtempto102, QBtempto103, QBtempto104, QB111, QB112, QB113, QB114, B11, QB1, QB2, QB3,
 663                                 QB4);
 664         }
 665
 666         private static void createSel2_4(Timeline timeline, LogicModelParameters params, Wire SA, Wire SB, Wire A1, Wire A2, Wire A3, Wire A4,
 667                         Wire B1, Wire B2, Wire B3, Wire B4, Wire Y1, Wire Y2, Wire Y3, Wire Y4)
 668         {
 669                 Wire A1temp = createWire(timeline, params);
 670                 Wire A2temp = createWire(timeline, params);
 671                 Wire A3temp = createWire(timeline, params);
 672                 Wire A4temp = createWire(timeline, params);
 673                 Wire B1temp = createWire(timeline, params);
 674                 Wire B2temp = createWire(timeline, params);
 675                 Wire B3temp = createWire(timeline, params);
 676                 Wire B4temp = createWire(timeline, params);
 677
 678                 createNand(timeline, params, A1, SA, A1temp);
 679                 createNand(timeline, params, A2, SA, A2temp);
 680                 createNand(timeline, params, A3, SA, A3temp);
 681                 createNand(timeline, params, A4, SA, A4temp);
 682                 createNand(timeline, params, B1, SB, B1temp);
 683                 createNand(timeline, params, B2, SB, B2temp);
 684                 createNand(timeline, params, B3, SB, B3temp);
 685                 createNand(timeline, params, B4, SB, B4temp);
 686                 createNand(timeline, params, A1temp, B1temp, Y1);
 687                 createNand(timeline, params, A2temp, B2temp, Y2);
 688                 createNand(timeline, params, A3temp, B3temp, Y3);
 689                 createNand(timeline, params, A4temp, B4temp, Y4);
 690         }
 691
 692         private static void createSel3_4(Timeline timeline, LogicModelParameters params, Wire SA, Wire SB, Wire SC, Wire A1, Wire A2, Wire A3,
 693                         Wire A4, Wire B1, Wire B2, Wire B3, Wire B4, Wire C1, Wire C2, Wire C3, Wire C4, Wire Y1, Wire Y2, Wire Y3, Wire Y4)
 694         {
 695                 Wire selAB1 = createWire(timeline, params);
 696                 Wire selAB2 = createWire(timeline, params);
 697                 Wire selAB3 = createWire(timeline, params);
 698                 Wire selAB4 = createWire(timeline, params);
 699                 Wire notSelAB1 = createWire(timeline, params);
 700                 Wire notSelAB2 = createWire(timeline, params);
 701                 Wire notSelAB3 = createWire(timeline, params);
 702                 Wire notSelAB4 = createWire(timeline, params);
 703                 Wire C1temp = createWire(timeline, params);
 704                 Wire C2temp = createWire(timeline, params);
 705                 Wire C3temp = createWire(timeline, params);
 706                 Wire C4temp = createWire(timeline, params);
 707
 708                 createSel2_4(timeline, params, SA, SB, A1, A2, A3, A4, B1, B2, B3, B4, selAB1, selAB2, selAB3, selAB4);
 709                 createNot4(timeline, params, selAB1, selAB2, selAB3, selAB4, notSelAB1, notSelAB2, notSelAB3, notSelAB4);
 710                 createNand(timeline, params, C1, SC, C1temp);
 711                 createNand(timeline, params, C2, SC, C2temp);
 712                 createNand(timeline, params, C3, SC, C3temp);
 713                 createNand(timeline, params, C4, SC, C4temp);
 714                 createNand(timeline, params, notSelAB1, C1temp, Y1);
 715                 createNand(timeline, params, notSelAB2, C2temp, Y2);
 716                 createNand(timeline, params, notSelAB3, C3temp, Y3);
 717                 createNand(timeline, params, notSelAB4, C4temp, Y4);
 718         }
 719
 720         private static void createXor(Timeline timeline, LogicModelParameters params, Wire A, Wire B, Wire Y)
 721         {
 722                 Wire AnandB = createWire(timeline, params);
 723                 Wire w1 = createWire(timeline, params);
 724                 Wire w2 = createWire(timeline, params);
 725
 726                 createNand(timeline, params, A, B, AnandB);
 727                 createNand(timeline, params, A, AnandB, w1);
 728                 createNand(timeline, params, B, AnandB, w2);
 729                 createNand(timeline, params, w1, w2, Y);
 730         }
 731
 732         @SuppressWarnings("unused") // AndGate and NotGate
 733         private static void createNand(Timeline timeline, LogicModelParameters params, Wire A, Wire B, Wire Y)
 734         {
 735                 Wire w = new Wire(timeline, 1, params.wireTravelTime);
 736                 new AndGate(timeline, params.gateProcessTime, w.createReadWriteEnd(), A.createReadOnlyEnd(), B.createReadOnlyEnd());
 737                 // -2 because of delay 1 of wire and delay 1 of AndGate.
 738                 // Math.max to avoid negative / zero delays, which are forbidden by Timeline.
 739                 new NotGate(timeline, Math.max(1, params.gateProcessTime - 2), w.createReadOnlyEnd(), Y.createReadWriteEnd());
 740         }
 741
 742         private static Wire createWire(Timeline timeline, LogicModelParameters params)
 743         {
 744                 return new Wire(timeline, 1, params.wireTravelTime);
 745         }
 746 }