Corrected RAM control signal timing

Made Am2900 work again in ModelComponentTestbench

Reserialized components

Removed InstructionView as View

Merge branch 'development' of https://gitlab.lrz.de/lrr-tum/students/eragp-misim-2019.git into development

Removed legacy code from ModelSplitter

Removed legacy ModelMerger

Reserialized TestableAm2904

Fixed a javadoc comment in SubmodelComponentSerializer

Removed legacy version line handling from JsonHandler for speedup

Made IndirectModelComponentCreator a bit faster

Removed LegacySubmCompSerializer

Removed overkill version attribute from standardComponentIDMapping

Changed InstructionView into an Editor

Made MicroInstructions immutable

Am2900 now has HighLevelStates

JsonHandler preserves line numbers

Improved preference handling in plugin.core

Introduced some preferences

Renamed net.mograsim.logic.tests to net.mograsim.logic.core.tests

Fixed Clock polarities to values where the Am2900 works

InstructionView now guesses the width of columns better

Fixed Am2900MicroInstructionMemoryDefinition's maximal address

Fixed displayed microinstruction bit order

Fixed a FixedOutput in Am2900

Wrote simple, basic tutorial for building Mograsim from source

Changed SWTHelper submodule name to SWTHelper/bundles

Updated SWTHelper: Maven builds no longer cause changes being displayed

Changed some .project files since Eclipse is very picky

Merge branch 'cont-integr-2' into 'development'

Switch to automatic build and test

See merge request lrr-tum/students/eragp-misim-2019!1

Shortened the memory test a bit because it was longer than necessary

Fixed bug in CoreWordAddressableMemory where signals were not cleared.

Made WordAddressableMemoryTest less random and better at finding errors.

Fixed reference to the old structure in the yaml

The final restructured version for automatic build using maven tycho

This can be extended to automatically deploy the updatesite to e.g. ftp.
The difference to the previous CI approach is the flatter structure of
the project and some pipeline improvements.

Fixed a bug in Am2900; created dlatch8/80; relayouted some components

Fixed an error in Am2900MicroInstructionDefinition

MPM load no longer causes Timeline to crash

Fixed a crashbug in Editor when deleting selections with wires and comps

Corrected Am2900MicroInstructionDefinition

A MicroInstructionDefinition now has a default

Removed old and incorrect CoreWire#get(Un)SignedValue

Setting a memory cell no longer causes an infinite loop

Renamed dff80#0 so it can be found easier in HighLevelStateDebugShell

Fixed InstructionView containing every column twice

Fixed a bug causing CoreMemories using their own memories

Fixed two problems causing memory updates to get "missed" by observers

Fixed some bugs preventing Am2900 from working in Eclipse

Incorporated MPM and RAM into Am2900

Fixed a copy-and-paste error

Applied formatter to all source files

Apply formatter, optional problems, save actions to machine project

Made Memories look more like other components

Removed unneccessary clock input for memory components

Renamed some methods and parameters for clarity; removed debug code

Merge branch 'development' of
https://gitlab.lrz.de/lrr-tum/students/eragp-misim-2019.git into
development

Conflicts:
net.mograsim.logic.model.am2900/src/net/mograsim/logic/model/am2900/standardComponentIDMapping.json

Used SerializableJojo to make standard component id mapping valid JSON

Marked broken Am2901Testbench deprecated, because interface pins changed

Added Am2900 MainMemory and MicroInstructionMemory Core/Model Components

MicroInstructions can now be converted to bits

Fleshed out LazyTableViewer; Rows can now be highlighted

Added methods to LogicModel for easy Component/Wire retrieval.

Am2900: Fixed some inverted signals; made the clock user-controllable

Fixed problems found by ReserializeAndVerifyJSONs

ReserializeAndVerifyJSONs now checks for redundant wires

ReserializeAndVerifyJSONs now checks wire part orientations

Fleshed out Am2900MicroInstructionDefinition

Merge branch 'development' of
https://gitlab.lrz.de/lrr-tum/students/eragp-misim-2019.git into
development

Conflicts:
net.mograsim.machine/src/net/mograsim/machine/standard/memory/ModelMemoryWA.java
net.mograsim.machine/src/net/mograsim/machine/standard/memory/WordAddressableMemoryComponent.java

Added Clock input to CoreWordAddressableMemory

CoreWire#forceValues didn't notify fused wires

Fixed Am2901 D input bit order

Merge 'transportdelay' into development

Fixed TestableAm2901Impl

Layouted Am2900; fixed small layout problems in some JSONs

Made ModelMemoryWA referencable from components

Added a missing BitDisplay

More work in Am2900:

-created some missing connections
-created switches/displays for things we can't connect yet

Created dff16

Unified D-input of the Am2901; fixed Y input bit order

Continued wiring up Am2900.

It is almost complete now! Missing:
-MPS (or MPM in English?)
-MPROM
-RAM
-some clock signals
  (not yet done because I don't know the polarities for some components)
-some Am2901 signals
-HighLevelStates
-layouting, as always

Merge branch 'development' of https://gitlab.lrz.de/lrr-tum/students/eragp-misim-2019.git into development

Unified Am2901 I- and Y-inputs

Connected some microinstruction bits to the machine

Added am2901 package to MANIFEST's Export-Packages

Added simple line counter to be able to show off and feel great ;)

dff80 now has HighLevelStates:

"q"             all 80 bit (as a BitVector)
"q1"-"q80"      single bits (MSBit=q80, LSBit=q1; as Bit or BitVector)
"q8-1"-"q80-73" sub-bytes (MSB=q80-73, LSB=q8-1; as BitVector)

Am2901 finally snaps correctly

Replaced HighLevelStateHandlerContext with SubmodelComponent

Changed sub-DFF names order in dff80

Simple...HardcodedModelComponent now has a constructor without callInit

Added microinstruction register

Created dff8, dff80, mux1_8; reserialized dff12_we, Am2904Testbench

Better exception in DelegatingAtomicHighLevelStateHandler

Removed legacy getIdentifier method; Editor now can duplicate Mergers

dff12_we, dff16_invwe, dff16_we now have HighLevelStates

Changed BitVectorSplittingAtomicHighLevelStateHandler's part order

HighLevelStates are now sorted in JSONs

Editor now draws component names

Improved some snippets (HighLevelStateHandlers and PinNamesRenderer)

Merge branch 'development' of https://gitlab.lrz.de/lrr-tum/students/eragp-misim-2019.git into development