Added a GCD test case

Merge branch 'development' into 'master'

Fixed dff4_finewe HLS bit order

Adjusted layouts of Am2900 and Am2910

Created gate-based implementations of an incrementer for 4, 12, 16 bit

Created a gate-based implementation of dff4_finewe

Adjusted layout of the Am2910 again

Created a gate-based implementation of dff12

Adjusted layout of the Am2910 (again...)

Created a gate-based implementation of nor12

Adjusted layout of the Am2910

Deleted old hardcoded Am2910InstrPLA

Inverted the _PL, _MAP, _VECT outputs of the Am2910InstrPLA

Added a SymbolRenderer for the Am2910InstrPLA

Implemented the YF output of the Am2910InstrPLA in gates; w/o layout

Implemented the YR output of the Am2910InstrPLA in gates; w/o layout

Implemented the STKI1 output of the Am2910InstrPLA in gates; w/o layout

Implemented the STKI0 output of the Am2910InstrPLA in gates; w/o layout

Organized imports

Restructured the Preferences system

Fixed an endless redraw loop on GTK

Layouted the gates for YmuPC in Am2910InstrPLA

Implemented the YmuPC output of the Am2910InstrPLA in gates; w/o layout

Update README to use GitHub Actions Build Status

Implemented the YD output of the Am2910InstrPLA in gates

Changed the line ending to LF in the Resource settings in each project

Implemented a part of the Am2910InstrPLA on gate level

Fixed a bug in the ModelAm2910InstrPLA

ReserializeAndVerifyJSONs now uses the unicode escape for mu

Am2910: Changed communication between reg and instrdecode

Grouped some 4 bit wires in the Am2901

Improved layout of andor414

Made and41 smaller

Made the and gate smaller

Built a XNOR gate

VerilogExporter now orders interface pins more transparently

Changed how the SubmodelComponent decides whether to show its submodel

VerilogExporter now "hands through" a clk signal

to avoid combinatorial loops

Merge pull request #11 from MaisiKoleni/config-gh-actions

GitHub Actions setup to test and build Mograsim automatically

GH-Actions clone submodules

Configure GitHub Actions for Mograsim

Generated Verilog now has a RST "pin"

LogicCoreAdapter now makes global statistics for gate count

ModelComponentTestbench's Switches/Displays are named after their pins

ModelComponentTestbench works again

VerilogExporter: Components are now named

VerilogExporter: Fixed serializing components without params

Added a class for exporting component JSONs to Verilog

Made ModelAm2904RegCTInstrDecode more robust against X/U/Z inputs

Improved JavaJsonLineCounter a bit

Switched to using logical U for mnemonic X to avoid glitches in Am2900

Wir machen den Benutzern also ein U für ein X vor.

Changed mnemonic X to use BitVector X; added X for integer immediates

Changed microinstruction column titles to English

Adjusted some param titles

Added short titles for MPM columns

Added possibility to swap column tooltip and title in MPM editor

Updated getting_started.md

Fixed the documentation

Added a (very elaborately _cough_) explanation for gcd.MPM

Added TestGCD

MicroInstructionMemoryParser and MainMemoryParser now use UTF-8

Made hardcoded components slower to fix a timing bug in the Am2900

Fixed a timing bug in SimpleRectangularHardcodedModelComponentAdapter

Fixed a bug in the Am2900

Am2900Machine now resets registers in strict mode too

Changed readme for better status report

Added master build status to readme

added basic travis ci config for testing it

Fixed description in readme

Switched to Maven Tycho 1.5.0

Small fixes to mograsim development environment notes.

Added new Mograsim project wizard and updated getting started.

Removed unused code of Bit

Added note about GitLab CI artifact

Deactivated asm editor temporarily

Fixed repository artifact

Try modified pipeline with repository artifact

Updated to new SWTHelper version

Merge branch 'development' of https://gitlab.lrz.de/lrr-tum/students/eragp-misim-2019.git into development

Automatically add the default Mograsim memory block to the launch

Fixed a bug when the address size is not divisible by 8

Merge branch 'development' of https://gitlab.lrz.de/lrr-tum/students/eragp-misim-2019.git into development

Fixed bounds checking and address length in MainMemoryBlockExtension

Allow to add nature and configure in one step

Fixed JavaDoc

Improved labels and translation

Improved labels of Am2901's subcomponents

Made FixedOutput smaller

Improved BitVectorFormatter for bitvectors of length 1

Some components drawing Bitvectors now draw them fitting to their bounds

Made Am2900 Bus BitDisplays prettier

Made ModelBitDisplay/ManualSwitch smaller

Only BitDisplay now uses dashes instead of Z

Some work on improving BitVector<->String conversions

Rolled back toString change in BitVector, moved it into ModelBitDisplay

Improved RegisterView:

Values are now viewed in hex (if they are binary) and can be written in
hex, dec or as BitVector

toString now returns '-' for BitVectors consisting only of Z

Fixed an IndexOutOfBoundsException

Renamed MainMachineLaunchConfigTab in the Wizard

It was previously called something along the lines of
'testlaunchconfigtab', now it is called 'Main'

MicroInstructionDefinition now also has simple Mnemonics for Am2904