Changed the IDs of Am2900Simple/Strict to Am2900Teaching/Expert.

Added descriptions for both Am2900 variants

Renamed Am2900Simple/Strict to Am2900Teaching/Expert.

The machine IDs are unchanged.

Turned auto-wrapping on for machines with long descriptions

Added the possibility for having machine descriptions

Changed MograsimNaturePropertyPage to use MachineCombo

Made the parent project reference all Mograsim projects

Added HighLevelStates for ram5_12

Created a gate-based implementation of ram5_12

Implemented the Am2904ShiftInstrDecode gate-based

Fixed two bugs in the ModelAm2904ShiftInstrDecode

Fixed horizontalComponentCenter of Am2904RegCTInstrDecode

Implemented Am2904RegCTInstrDecode in gates

Moved NANDOptimizer to the examples package

Added the missing HighLevelStates for Am2910SP

BitVectorSplittingAHLSH now supports minimal and maximal values

SnippetDefinintion now delegates to JsonHandler instead of an own Gson

Wrote a utility optimizing NAND gate count for a given truth table

Created a NAND-based implementation of Am2910SP

Fixed the height of Am2910RegCntr

Changed incrementer layout to have the MSB on top

Adjusted layout of the Am2910 to the new Am2910RegCntr

Made Am2910RegCntr twice as big

Implemented the Am2910RegCntr gate-based

Implemented a 12-bit decrementer

Included the XNOR gate into standardComponentIDMapping

Swapped the positions of the Y and Z outputs of the halfsubtracter

Editor: Created a constant for fast switching between snap 2.5 and 5

Implemented a "halfsubtracter": a xnor gate that also outputs A or B

Resurrected the XNOR gate

Merged LD and _RLD inputs of ModelAm2910RegCntr into one pin

Redefined PinUsages; cleaned component JSONs

Fixed ReserializeAndVerifyJSONs.changePinUsages

Adjusted Am2910 layout to new sel4_12

Implemented sel4_12 gate-based

Implemented a 4-bit sel4

Implemented sel4

IndirectModelComponentCreator no longer caches jsonfile: components

Fixed a layouting bug in Am2910InstrPLA

Simplified BitVector (de)serializing

Adjusted Am2910 to new Am2910InstrPLA layout

Re-layouted the rest of the Am2910InstrPLA

Re-layouted part of the Am2910InstrPLA

Re-layouted part of the Am2910InstrPLA

Added a GCD test case

Merge branch 'development' into 'master'

Fixed dff4_finewe HLS bit order

Adjusted layouts of Am2900 and Am2910

Created gate-based implementations of an incrementer for 4, 12, 16 bit

Created a gate-based implementation of dff4_finewe

Adjusted layout of the Am2910 again

Created a gate-based implementation of dff12

Adjusted layout of the Am2910 (again...)

Created a gate-based implementation of nor12

Adjusted layout of the Am2910

Deleted old hardcoded Am2910InstrPLA

Inverted the _PL, _MAP, _VECT outputs of the Am2910InstrPLA

Added a SymbolRenderer for the Am2910InstrPLA

Implemented the YF output of the Am2910InstrPLA in gates; w/o layout

Implemented the YR output of the Am2910InstrPLA in gates; w/o layout

Implemented the STKI1 output of the Am2910InstrPLA in gates; w/o layout

Implemented the STKI0 output of the Am2910InstrPLA in gates; w/o layout

Organized imports

Restructured the Preferences system

Fixed an endless redraw loop on GTK

Layouted the gates for YmuPC in Am2910InstrPLA

Implemented the YmuPC output of the Am2910InstrPLA in gates; w/o layout

Update README to use GitHub Actions Build Status

Implemented the YD output of the Am2910InstrPLA in gates

Changed the line ending to LF in the Resource settings in each project

Implemented a part of the Am2910InstrPLA on gate level

Fixed a bug in the ModelAm2910InstrPLA

ReserializeAndVerifyJSONs now uses the unicode escape for mu

Am2910: Changed communication between reg and instrdecode

Grouped some 4 bit wires in the Am2901

Improved layout of andor414

Made and41 smaller

Made the and gate smaller

Built a XNOR gate

VerilogExporter now orders interface pins more transparently

Changed how the SubmodelComponent decides whether to show its submodel

VerilogExporter now "hands through" a clk signal

to avoid combinatorial loops

Merge pull request #11 from MaisiKoleni/config-gh-actions

GitHub Actions setup to test and build Mograsim automatically

GH-Actions clone submodules

Configure GitHub Actions for Mograsim

Generated Verilog now has a RST "pin"

LogicCoreAdapter now makes global statistics for gate count

ModelComponentTestbench's Switches/Displays are named after their pins

ModelComponentTestbench works again

VerilogExporter: Components are now named

VerilogExporter: Fixed serializing components without params

Added a class for exporting component JSONs to Verilog

Made ModelAm2904RegCTInstrDecode more robust against X/U/Z inputs

Improved JavaJsonLineCounter a bit

Switched to using logical U for mnemonic X to avoid glitches in Am2900

Wir machen den Benutzern also ein U für ein X vor.

Changed mnemonic X to use BitVector X; added X for integer immediates

Changed microinstruction column titles to English

Adjusted some param titles

Added short titles for MPM columns

Added possibility to swap column tooltip and title in MPM editor